本文針對EMC整改中常見的問題進(jìn)行探討、討論。

  首先要根據(jù)實際情況對產(chǎn)品進(jìn)行診斷，分析其干擾源所在及其相互干擾的途徑和方式。再根據(jù)分析結(jié)果，有針對性地進(jìn)行整改。

  一般來說，主要的整改方法有以下幾種：

  1、減弱干擾源。在找到干擾源的基礎(chǔ)上，可對干擾源進(jìn)行允許范圍內(nèi)的減弱，減弱的方法一般有以下幾種：

       a、在IC的Vcc和GND之間加去耦電容，該電容的容量在0.01μF~0.1μF之間，安裝時注意電容器的引線，使它越短越好；

       b、在保證靈敏度和信噪比的情況下加衰減器，如VCD、DVD視盤機中的晶振，它對電磁兼容性影響較為嚴(yán)重，減少其幅度就是可行的方法之一，但不是唯一的解決方法；

       c、還有一個間接地方法就是使信號線遠(yuǎn)離干擾源。

  2、電線電纜的分類整理。在電子設(shè)備中，線間耦合是一種重要的途徑，也是造成干擾的重要原因，因為頻率的因素，可大體分為高頻耦合與低頻耦合。因耦合方式不同，其整改的方法也是不同的，下邊分別討論：

  （1）低頻耦合。低頻耦合是指導(dǎo)線長度等于或小于1/16波長的情況。低頻耦合又可分為電場和磁場耦合，電場耦合的物理模型是電容耦合，因此整改的主要目的是減小分布耦合電容或減小耦合量，可采用如下的方法：

    a、增大電路間距是減小分布電容的最有效的方法；

    b、追加高導(dǎo)電性屏蔽罩，并使屏蔽罩單點接地能有效地抑制低頻電場干擾；

    c、追加濾波器可減小兩電路間的耦合；

    d、降低輸入阻抗，例如CMOS電路的輸入阻抗很高，對電場干擾極其敏感，可在允許范圍內(nèi)在輸入端并接一個電容或阻值較低的電阻。

  （2）高頻耦合。高頻耦合是指長于1/4波長的走線由于電路中出現(xiàn)電壓和電流的駐波，會使耦合量增強，可采用以下方法解決：

    a、盡量縮短接地線，與外殼接地盡量采用面接觸的方式；

    b、重新整理濾波器的輸入輸出線，防止輸入輸出線間耦合，確保濾波器的濾波效果不變差；

    c、屏蔽電纜屏蔽層采用多點接地；

    d、講連接器的懸空插針接到地電位，防止其天線效應(yīng)。

  3、改善底線系統(tǒng)。理想的地線是一個零阻抗、零電位的物理實體，它不僅是信號的參考點，而且電流流過是不會產(chǎn)生電壓降。在具體的電氣電子設(shè)備中，這種理想地線是不存在的，當(dāng)電流流過地線時必然會產(chǎn)生電壓降。據(jù)此可根據(jù)地線中干擾形成機理可歸為以下兩種：

  第一，減小低阻抗和電源饋線阻抗；

  第二，正確選擇接地方式和阻隔地環(huán)線，按接地方式分有懸浮地、單點接地、多點接地、混合接地。

  4、屏蔽。屏蔽是提高電子系統(tǒng)和電子設(shè)備電磁兼容性的重要措施之一，它能有效地抑制通過空間傳播的各種電磁干擾。屏蔽按機理可分為磁場屏蔽、電場屏蔽和電磁屏蔽。磁屏蔽往往是工程的重點，磁屏蔽時：

    a、要選用鐵磁性材料；

    b、磁屏蔽體要遠(yuǎn)離有磁性的原件，防止磁短路；

    c、可采用雙層屏蔽或三層屏蔽；

    d、屏蔽體上方的開孔要注意開孔的方向，盡可能使縫的長邊平行于磁通流向，使磁路長度增加最少。

  5、改變電路板的布線結(jié)構(gòu)。有些頻率點是通過電路板上走線分布參數(shù)所決定的。通過前述方法不大有用，此類整改通過在走線中增加小的電感、電容、磁珠來改變電路參數(shù)結(jié)構(gòu)，使其移到限值要求較高的頻率點上。對于這類干擾，要想從根本上解決其影響，就要重新布線。